화웨이 특허, 3nm급 공정 기술 계획 공개 - 미국 제재에도 불구하고 중국은 계속 전진

화웨이와 SMIC(Semiconductor Manufacturing International Co.)가 올해 초 고급 마이크로칩을 생산하기 위한 SAQP(Self-Aligned Quadruple Patterning) 리소그래피 방법 에 대한 특허를 출원했을 때 대부분의 사람들은 이 회사들이 5nm급 제조 공정을 사용하여 칩을 제조하고 있다고 가정했습니다 . 분명히 화웨이는 이제 3nm급 제조 기술에도 4중 패터닝을 사용하기를 기대하고 있기 때문에 이것이 그들의 계획의 한계는 아닙니다 .

    화웨이와 협력하고 있는 정부 지원 칩 제조 장비 개발업체인 SiCarrier도 멀티 패터닝 기술에 대한 특허를 획득하여 SMIC가 미래 노드에 이 기술을 사용할 계획을 확인했습니다. TechInsights 의 Dan Hutcheson과 같은 전문가들은 SAQP를 통해 중국이 5nm급 칩을 제조할 수 있지만 EUV 장비는 이러한 노드를 넘어서는 장기적인 경쟁력을 위해 필수적이라고 제안합니다. 업계 전문가들은 3nm급 노드에 4중 패터닝을 사용하는 것을 결코 상상하지 못했습니다.

    7nm급 공정 기술은 36nm~38nm 금속 피치를 특징으로 하는 반면, 5nm급 노드는 금속 피치를 30nm~32nm로 축소합니다. 3nm에서 금속 피치는 약 21nm~24nm에 도달합니다. 이는 대량 제조를 위해 약 12nm의 임계 치수를 달성할 수 있으며, 이는 Low-NA EUV 도구라도 이중 패터닝을 사용하지 않고는 달성할 수 없는 것입니다. 그러나 Huawei와 SMIC는 DUV 도구를 사용하여 SAQP를 통해 목표를 달성할 계획인 것으로 보입니다.

    SAQP는 ASML의 Twinscan NXT:2100i 및 Twinscan NXE:3400C/3600D/3800E와 같은 최첨단 리소그래피 도구에 대한 액세스가 부족하기 때문에 Huawei와 SMIC에 매우 중요합니다. 이는 Nerherlands가 부과한 수출 규정 때문이며, 미국이 이러한 제한을 주도한 주요 주체입니다. SAQP에는 트랜지스터 밀도를 높이고 전력 소비를 줄이며 성능을 향상시키기 위해 실리콘 웨이퍼에 라인을 반복적으로 에칭하는 작업이 포함됩니다. 이 접근 방식은 2019~2021년에 10nm급(나중에 "Intel 7"로 이름 변경) 노드를 사용하여 극자외선(EUV) 리소그래피 기계에 의존하지 않으려는 Intel의 이전 시도를 반영합니다.

    잠재적인 이점에도 불구하고 SAQP를 사용하는 데에는 어려운 과제가 있습니다. 인텔의 1세대 10nm급 공정 기술은 이 방법으로 인해 적어도 부분적으로 실패했습니다. 유일한 10nm Canon Lake CPU에는 CPU 코어가 2개만 있고 통합 그래픽이 비활성화될 정도로 수율이 너무 나쁘다는 소문이 돌았습니다. 그러나 SMIC의 경우 SAQP는 소비자 기기용 차세대 HiSilicon Kirin 프로세서 와 AI 서버용 Ascend 프로세서를 포함하여 보다 정교한 칩 생산을 가능하게 하는 반도체 기술 발전에 필요합니다 .

    SAQP를 사용하는 5nm 또는 3nm 칩당 비용은 거의 확실하게 높아 상용 장치에서는 실현 가능성이 낮지만, 이 방법은 중국의 반도체 기술 발전에 여전히 중요합니다. 이러한 발전은 가전제품뿐만 아니라 슈퍼컴퓨터와 같은 애플리케이션 및 잠재적으로 군사 능력 개발에도 필수적입니다.